(19) 日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-293643

(43)公開日 平成8年(1996)11月5日

(51) Int.Cl.⁶

識別記号 庁内整理番号 FΙ

技術表示箇所

H01S 3/18 H01L 33/00 H01S 3/18

H01L 33/00

C

審査請求 未請求 請求項の数8 OL (全 10 頁)

(21)出願番号

特願平7-98633

(71)出願人 000005049

シャープ株式会社

(22)出願日

平成7年(1995)4月24日

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 幡 俊雄

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 深見 久郎

(54) 【発明の名称】 化合物半導体発光素子およびその製造方法

(57)【要約】

【目的】 化合物半導体発光素子の製造工程において I nの遊離を極力抑え、制御性に優れた結晶成長を可能と し、良質の活性層および活性層の界面を提供することを 目的とする。

【構成】 Inを含む活性層5の形成後、Inの遊離が 生じない程度の温度で蒸発防止層6を形成する。蒸発防 止層6としてp型Ali Gai-I N (0≤X≤1) など が用いられる。上部クラッド層7を形成するため基板温 度を1020℃程度の高温に上げても蒸発防止層6の存 在により活性層5から1nの遊離が生ずることがない。 これによりInの組成比を制御することが容易となり、 かつ良質の活性層および活性層の界面を提供することが できる。



【特許請求の範囲】

【請求項1】 基板と、

前記基板上に形成された下部クラッド層と、

前記下部クラッド層上に形成されたInを含む活性層 ٤.

前記活性層上に形成された蒸発防止層と、

前記蒸発防止層上に形成された上部クラッド層とを含 む、化合物半導体発光素子。

【請求項2】 前記基板と、前記下部クラッド層との間 に形成されたパッファ層をさらに備えた、請求項1に記 *10* 載の化合物半導体発光素子。

【請求項3】 前記上部クラッド層上に形成されたキャ ップ層をさらに備えた、請求項1または2に記載の化合 物半導体発光素子。

【請求項4】 前記活性層はAlr Gar Inz N (X **+Y+Z=1かつ0≦X・Y≦1, 0<Z≦1) により** 構成される、請求項1から3のいずれかに記載の化合物 半導体発光素子。

【請求項5】 前記蒸発防止層はAlr Gai-r N(0 \leq X \leq 1)により構成される、請求項1 から4 のいずれ 20かに記載の化合物半導体発光素子。

【請求項6】 下部クラッド層を形成する第1のステッ プと、

第1の温度で前記下部クラッド層上にAlx Gar In $_{i}$ N (X+Y+Z=1かつ0≦X・Y≦1, 0<Z≦ 1) により構成される活性層を形成する第2のステップ ٤.

前記第1の温度以下の第2の温度で、前記活性層上にA lı Ga:-ı N (0≤X≤1) により構成される蒸発防 止層を形成する第3のステップとを備えた、化合物半導 30 体発光素子の製造方法。

【請求項7】 下部クラッド層を形成する第1のステッ プと、

第1の温度で前記下部クラッド層上にAlr Gar In 1) により構成される活性層を形成する第2のステップ と、

前記第1の温度以上の第2の温度で、前記活性層上にA lx Ga_{1-x} N (0≤X≤1) により構成される蒸発防 止層を形成する第3のステップと、

前記第2の温度以上の第3の温度で、前記蒸発防止層上 に上部クラッド層を形成する第4のステップとを備え た、化合物半導体発光素子の製造方法。

【請求項8】 下部クラッド層を形成する第1のステッ プと、

第1の温度で前記下部クラッド層上にAlr Gar In 1) により構成される活性層を形成する第2のステップ と、

r Gaı-r N (0≦X≦1) により構成される蒸発防止 層を形成する第3のステップとを備えた、化合物半導体 発光素子の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は化合物半導体発光素子 およびその製造方法に関するもので、特に青色領域で発 光可能な半導体レーザダイオードや発光ダイオードに関 するものである。

[0002]

【従来の技術】図17は、従来の青色領域で発光可能な AlGaN/InGaN/AlGaN系化合物半導体発 光素子 (半導体レーザ、発光ダイオード) の模式断面を 示す図である。

[0003] 図を参照して半導体発光素子はサファイア (0001) 基板1と、サファイア (0001) 基板1 上に順に積層されたGaNまたはA1Nパッファ層2、 n型GaN層3、n型Alz Gai-z N (0≤Z≤1) 下部クラッド層4、ノンドープまたは2nドープInォ Ga_{1-1} N (0 \leq Y \leq 1) 活性層 (または発光層とも呼 ばれる) 5、p型A 1: Ga:-: N (0≦Z≦1) 上部 クラッド層7およびp型GaNキャップ層8により構成 される。またn型GaN層3にはn型電極10が、p型 GaNキャップ層8にはp型電極9が形成されている。

【0004】このような化合物半導体発光素子は一般的 には有機金属気相成長法(以下「MOCVD法」とい う。)により、以下の工程を経て製造される。

【0005】(1) 温度約1050℃にてサファイア 基板1の表面処理を行なう。

基板温度を約510℃まで下げ、薄層のGaN (2) またはAINバッファ層2を成長させる。

【0006】(3) 基板温度を1020℃まで上げ、 n型GaN層3を成長させる。

同温度にて、n型AIGaN下部クラッド層4 (4) を成長させる。

基板温度を約800℃に下げ、ノ [0007] (5) ンドープInGaN系活性層(またはZnドープ発光 層)5を約100~500Aの厚さに成長させる。

【0008】(6) 基板温度を約1020℃に上げ 40 て、p型A1GaN上部クラッド層7を成長させる。

【0009】 (7) 同温度にてp型GaNキャップ層 8を成長させる。

エッチングを行なった後、p型電極9およびn 型電極10を形成する。

【0010】以上に述べた工程において、Inを含む活 性層5を成長させるときの温度を約800℃とするの は、Ⅰnの蒸気圧は比較的高いため、1000℃以上の 成長温度では所望のIn比を得ることができないためで ある。またA1GaNクラッド層の成長温度を1020 前記第1の温度とほぼ同じ温度で、前記活性層上にAl 50 $\mathbb C$ とするのはAlGaNクラッド層は1000 $\mathbb C$ 以上の

温度で成長させないと、良好な結晶品質の膜とすることができないためである。

【0011】そのため前述した工程(4)~(6)間において、発光素子は図16に示される成長温度プロファイルを辿ることになるのである。図16中、横軸は半導体の成長方向を、縦軸は成長温度を示す。

[0012]

【発明が解決しようとする課題】しかしながら、上述した従来の化合物半導体の製造方法には、p型AIGaN上部クラッド層7を成長させるため基板温度を約102 100℃まで上げたときに、その前の工程で作られたInを含む活性層(発光層)5からInの遊離が生じるという問題点があった。Inの遊離が生じることは、活性層5と上部クラッド層7との界面の悪化を招いたり、活性層5の膜厚やInの混晶比を制御することが困難になるという結果に結び付いていた。

【0013】この発明は上記問題点を解決するためになされたもので、化合物半導体発光素子の製造工程においてInの遊離を極力抑え、かつ制御性に優れた結晶成長を可能とし、また良質のInを含む活性層および良質の 20 活性層の界面を有する化合物半導体発光素子を提供することを目的とする。

[0014]

【課題を解決するための手段】請求項1に記載の化合物 半導体発光素子は、基板と、基板上に形成された下部ク ラッド層と、下部クラッド層上に形成されたInを含む 活性層と、活性層上に形成された蒸発防止層と、蒸発防 止層上に形成された上部クラッド層とを含むものであ る。

【0015】請求項2に記載の化合物半導体発光素子は、請求項1に記載の化合物半導体発光素子であって、 基板と、下部クラッド層との間に形成されたパッファ層 をさらに備えたものである。

【0016】請求項3に記載の化合物半導体発光素子は、請求項1または2に記載の化合物半導体発光素子であって、上部クラッド層上に形成されたキャップ層をさらに備えたものである。

【0018】請求項5に記載の化合物半導体発光素子は、請求項1から4のいずれかに記載の化合物半導体発光素子であって、蒸発防止層はAlr Ga:-r N (0 \leq $X\leq$ 1) により構成されるものである。

【0019】請求項6に記載の化合物半導体発光素子の 製造方法は、下部クラッド層を形成する第1のステップ と、第1の温度で下部クラッド層上にA1r Gar In1 N (X+Y+Z=1かつ $0 \le X \cdot Y \le 1$, $0 < Z \le 1$ 4

【0020】 請求項7に記載の化合物半導体発光素子の製造方法は、下部クラッド層を形成する第1のステップと、第1の温度で下部クラッド層上にA1r Gar In N (X+Y+Z=1かつ0 $\leq X\cdot Y\leq 1$, 0 $< Z\leq 1$) により構成される活性層を形成する第2のステップと、第1の温度以上の第2の温度で、活性層上にA1r Gar N $(0\leq X\leq 1)$ により構成される蒸発防止層を形成する第3のステップと、第2の温度以上の第3の温度で、蒸発防止層上に上部クラッド層を形成する第4のステップとを備えたものである。

【0021】請求項8に記載の化合物半導体発光素子の製造方法は、下部クラッド層を形成する第1のステップと、第1の温度で前記下部クラッド層上にAlr GarInz N(X+Y+Z=1かつ0 \le X・Y \le 1,0<Z \le 1)により構成される活性層を形成する第2のステップと、前記第1の温度とほぼ同じ温度で、前記活性層上にAlr Gai-x N(0 \le X \le 1)により構成される蒸発防止層を形成する第3のステップとを備えたものである。

[0022]

【作用】請求項1から5のいずれかに記載の化合物半導体発光素子は、活性層上に蒸発防止層を備える。この蒸発防止層の存在により、従来化合物半導体発光素子の製造中に生じていた活性層中のInの遊離が防止される。

【0023】請求項6に記載の化合物半導体発光素子の製造方法では、第1のステップにより下部クラッド層が形成される。第2のステップにより、第1の温度で下部クラッド層上にAlr Gar Inz N(X+Y+Z=1かつ0 \le X・Y \le 1,0<Z \le 1)により構成される活性層が形成される。第3のステップにおいて、第1の温度以下の第2の温度で活性層上にAlr Gar-xN(0 \le X \le 1)により構成される。

【0024】請求項7に記載の化合物半導体発光素子の製造方法では、第1のステップにおいて下部クラッド層が形成される。第2のステップにおいて下部クラッド層上にAlr Gar Inr N(X+Y+Z=1かつ0 \le X・Y \le 1,0<Z \le 1)により構成される活性層が形成される。第3のステップにおいて、第1の温度以上の第2の温度で活性層上にAlr Garr N(0 \le X \le 1)により構成される蒸発防止層が形成される。第4のステップにおいて、第2の温度以上の第3の温度で蒸発防止層上に上部クラッド層が形成される。

【0025】請求項8に記載の化合物半導体発光素子の 製造方法では、第1のステップにおいて下部クラッド層 が形成される。第2のステップにおいて第1の温度で下 50 部クラッド層上にAlr Gar Inr N(X+Y+Z=

1かつ $0 \le X \cdot Y \le 1$, $0 < Z \le 1$) により構成される 活性層が形成される。第3のステップにおいて、第1の 温度とほぼ同じ温度で活性層上にA11 Gaュ-1 N(0 \leq X \leq 1)により構成される蒸発防止層が形成される。 [0026]

【実施例】以下本発明の実施例を順に説明する。なお本 実施例は成長条件、有機金属化合物ガスの種類、使用材 料などを下記のものに限定するものではない。本実施例 は特許請求の範囲内において種々の変更を加えることが できる。

【0027】 (第1の実施例) 第1の実施例ではサファ イア(0001)c面が基板として用いられ、MOCV D法により各々の層の成長が行なわれる。またIII族 ガス源としてトリメチルガリウム(TMG)、トリメチ ルアルミニウム (TMA) およびトリメチルインジウム · (TMI) が用いられ、V族ガス源としてアンモニア (NH:) が用いられ、n型ドーパント源としてモノシ ラン (SiH₁) が、p型ドーパント源としてピスシク ロペンタジエニルマグネシウム (Cp2 Mg) が各々用 いられ、キャリアガスとしてH2 が用いられる。

【0028】図1は本発明の第1の実施例における半導 体レーザダイオードの模式断面図である。

【0029】図を参照して本実施例における半導体レー ザダイオードは、サファイア基板1と、サファイア(0) 001) c 面基板1上に順に形成された、GaNまたは AlNバッファ層2、n型GaN層3、n型Alo.: G ao.s N下部クラッド層4、ノンドープまたはSIドー プIno.2 Gao.8 N活性層(または発光層ともいう) 5、薄層p型A10.05 Ga0.95 N蒸発防止層6、p型A lo.1 Gao.9 N上部クラッド層7、p型GaNキャッ 30 プ層8により構成される。またn型GaN層3にはn型 電極10が、p型GaNキャップ層8にはp型電極9が 形成される。

【0030】この半導体の積層状態が、図17に示され る従来の半導体の積層状態と異なる点は、蒸発防止層 6 が活性層5と上部クラッド層7との間に設けられている 点である。

【0031】そして図1に示される半導体レーザは以下 に示される工程により形成される。

(1) MOCVD装置内にサファイア基板1を導入 40 し、基板をH2 中で基板温度約1050℃で加熱し、基 板の表面処理を行なう。

【0032】(2) 基板温度を約500℃まで下げ、 GaNまたはAINパッファ層2を成長させる。このと きバッファ層2の層厚はGaNであれば250Å、A1 Nであれば500Aである。

基板温度を約1020℃まで上 [0033] (3) げ、n型GaN層3を約4μm程度の厚さに成長させ る。この時点で図3に示される積層構造が形成される。

[0034] (4)

ω.。 N下部クラッド層4を約1μmの厚さに成長させ る。このときの基板の積層状態を図4に示す。

【0035】(5) 基板温度を約800℃に下げて、 ノンドープ(non-doped)またはSiドープIn₀.₂ G a゚゚゚ N活性層(または発光層)を約200Aの膜厚で 成長させる。このときの基板の積層状態を図5に示す。

【0036】(6) 基板温度をノンドープまたはSi ドープ I no.2 G ao.8 N活性層 (または発光層) 成長 温度以下に下げて、成長温度約500~800℃にて薄 10 層p型A lo. os G ao. 95 N蒸発防止層 6 を成長させる。 このときの基板の積層状態を図6に示す。

【0037】 (7) 基板温度を約1020℃まで上 げ、p型Alo.1 Gao.9 N上部クラッド層7を約1μ mの層厚で成長させる。

【0038】(8) 次に同温度にてp型電極GaNキ ャップ層 8 を約 1 μmの厚さに成長させる。このときの 基板の積層状態を図7に示す。

【0039】薄層p型Al。。。ҕGa。.ҕҕN蒸発防止層6 は、基板温度を約1020℃まで上げる間に良質膜とな 20 3.

【0040】以上のように製造されたウェハには温度約 700℃においてN2中で熱アニーリングが行なわれ る。熱アニーリングにより、薄層p型Al0.05 Ga0.95 N蒸発防止層 6、p型Alo.1 Gao.9 N上部クラッド 層7をおよびp型AINキャップ層8は高濃度p型層に 変化する。

【0041】次に電極付けを行なうために、ウェハの一 部はn型GaN層3が露出するまでエッチングされる、 その後p型電極9およびn型電極10がそれぞれ形成さ れる。以上の工程を経て図1に示されるAlGaN/I n G a N / A l G a N系半導体レーザダイオードは製造 される。

【0042】図2は図1の半導体レーザダイオードの下 部クラッド層4から上部クラッド層7までを形成する間 における結晶の成長温度プロファイルを示す図である。

【0043】このように本実施例における化合物半導体 発光素子では活性層5の形成後、活性層5の成長温度以 下の温度で蒸発防止層6が形成され、その後基板温度約 1020℃にて上部クラッド層7が形成される。そのた め活性層 5 中に含まれる I n の遊離が生ずることは防止 され、これにより良質のInを含む活性層および良質の 活性層の界面を有する化合物半導体発光素子を提供する ことが可能となり、かつその製造工程においては制御性 に優れた結晶成長が可能となる。

【0044】図8は本実施例の変形例である発光ダイオ ードの模式断面図である。図8を参照して発光ダイオー ドは図1に示される半導体レーザダイオードと異なり、 p 型電極 9 が小さく形成される。これは活性層 5 により 発せられた光を上部クラッド層7およびキャップ層8を 同じ基板温度でn型Alon Ga 50 介して上方にも出力させるためである。

-370-

【0045】 (第2の実施例) 図9は本発明の第2の実施例における化合物半導体発光素子の下部クラッド層から上部クラッド層までの成長温度プロファイルを示す図である。

【0046】本実施例における化合物半導体発光素子の 積層構造は図1および図8に示される第1の実施例と同 一であるので、ここでの説明を繰返さない。第2の実施 例における化合物半導体発光素子は蒸発防止層をInを 含む活性層の成長温度以上かつ上部クラッド層の成長温 度以下の基板温度で形成することを特徴としている。

【0047】第2の実施例において結晶の成長にはMOCVD法が用いられ、基板としてサファイア(000 1) c 面が用いられる。またIII 族ガス源としてトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)およびトリメチルインジウム(TMI)が用いられ、V族ガス源としてアンモニア(NH;)が用いられる。またn型ドーパント源としてモノシラン(SIH,)が、p型ドーパント源としてピスシクロペンタジエニルマグネシウム(Cp2Mg)が、キャリアガスとしてH2が用いられる。その製造工程を以下に説明す20ス

【0048】(1) MOCVD装置内にサファイア基板を導入し、基板をH2中で基板温度約1050℃で加熱し、基板の表面処理を行なう。

【0049】(2) 基板温度を約500℃まで下げ、 GaNまたはA1Nパッファ層を形成する。このときの パッファ層の層厚はGaNであれば250Å、A1Nで あれば500Åである。

【0050】(3) 基板温度を約1020℃まで上げて、n型GaN層を約4μm程度成長させる。

【0051】(4) 同じ基板温度でn型Alo.1 Ga o.o N下部クラッド層4を約1μm成長させる。

【0052】(5) 基板温度を約800℃に下げ、ノンドープまたはSiドープIn 0.2 Gao.8 N活性層(または「発光層」ともいう。)を約200人の膜厚で成長させる。

【0053】(6) 基板温度をノンドープまたはSi ドープIno.2 Gao.8 N活性層の成長温度以上かつp 型Alo.1 Gao.9 N上部クラッド層の成長温度以下で ある、約900℃にて薄層p型Alo.05Gao.95N蒸発 40 防止層を成長させる。

【0054】 (7) 基板温度を約1020℃まで上げ、p型Alo.: Gao.s N上部クラッド層を約1μm 成長させる。

【0055】(8) p型電板GaNキャップ層を約1 μm成長させる。薄層p型Alo.os Gao.ss N蒸発防止 層は、基板温度を約1020℃まで上げる間に良質膜となる。

【0056】結晶の成長後ウェハには熱アニーリング、 エッチングが行なわれた後電極の形成が行なわれる。こ 50

れらの工程は第1の実施例と同一であるのでここでの説明を繰返さない。

【0057】以上に述べたように本実施例ではInを含む活性層の形成後、活性層の成長温度以上かつ上部クラッド層の成長温度以下で蒸発防止層を形成するため、Inの遊離を防止することができ、制御性に優れた結晶成長が可能となり、良質のInを含む活性層および活性層の界面を提供することが可能となる。

【0058】(第3の実施例)第3の実施例において製 10 造される化合物半導体発光素子の積層状態は図1および 図8に示される第1の実施例における化合物半導体発光 素子の積層状態と同一であるのでここでの説明を繰返さ ない。

【0059】図10は本発明の第3の実施例における化合物半導体発光素子の下部クラッド層から上部クラッド層の形成の間の温度プロファイルを示す図である。

【0060】本実施例における化合物半導体発光素子の 製造工程は、蒸発防止層の成長温度をInを含む活性層 の成長温度とほぼ同じにすることを特徴としている。

20 【0061】本実施例において化合物半導体発光素子の 製造方法にはMOCVD法が用いられる。また基板とし てサファイア(0001) c面が用いられ、III族ガ ス源としてトリメチルガリウム(TMG)、トリメチル アルミニウム(TMA) およびトリメチルインジウム (TMI) が用いられ、V族ガス源としてアンモニア (NHs) が用いられ、n型ドーパント源としてモノシ ラン(SiHa) が、p型ドーパント源としてピスシク ロペンタジエニルマグネシウム(Cp2 Mg)が、キャ リアガスとしてH2 が用いられる。その製造工程を以下 30 に説明する。

【0062】(1) MOCVD装置内にサファイア基板を導入し、基板をH2中で基板温度約1050℃で加熱し、基板の表面処理を行なう。

【0063】(2) 基板温度を約500℃まで下げ、 GaNまたはA1Nパッファ層を成長させる。このとき のパッファ層の層厚はGaNであれば250Å、A1N であれば500Åである。

【0064】(3) 基板温度を約1020℃まで上げ、n型GaN層を約4μm程度成長させる。

[0065] (4) 同じ基板温度でn型Alo.: Gao.s N下部クラッド層を約1 μm成長させる。

【0066】 (5) 基板温度を約800℃に下げてノ ンドープまたはSiドープIno.2Gao.8 N活性層を 約200Aの層厚で成長させる。

【0067】(6) ノンドープまたはSiドープIn 0.2 Ga0.8 N活性層の成長温度とほぼ同じ成長温度に て、薄層p型Alo.06 Ga0.96 N蒸発防止層を成長させ る。

[0068] (7) 基板温度を約1020℃まで上げ、p型A10.1 Ga0.9 N上部クラッド層を約1μm

成長させる。

【0069】(8) p型GaNキャップ層を約1μm 成長させる。薄層p型A10.05 Ga0.95 N蒸発防止層 は、基板温度を約1020℃まで上げる間に良質膜とな る。

【0070】また製造されたウェハは熱アニーリング、エッチングおよび電極形成の工程を経て半導体レーザや発光ダイオードなどの素子とされる。これらの工程は第1の実施例と実質的に同一であるのでここでの説明を繰返さない。

【0071】 (第4の実施例) 図11は本発明の第4の 実施例における化合物半導体発光素子の模式断面図であ る。

【0072】図を参照して本実施例における化合物半導体発光素子は、積層されたn型電極10、n型GaAs基板11、n型GaAsバッファ層12、n型Alo.8 Gao.2 As下部クラッド層13、活性層20、p型(Mgドープ) Alo.8 Gao.2 As上部クラッド層17、絶縁層18、p型GaAsキャップ層19およびp型電極9により構成される。また活性層20は図面に対20して下からノンドープGaAs層14、ノンドープIno.15 Gao.85 Asひずみ量子井戸活性層15およびノンドープGaAs蒸発防止層16の順に積層された化合物半導体により構成される。

[0073] 活性層近傍のエネルギレベルを図12に示す。また本実施例における化合物半導体発光素子にはフォトリソグラフィーとウエットエッチングにより幅3μmのリッジ導波構造が形成されている。

【0074】本実施例における化合物半導体発光素子は MOCVD法により形成される。本実施例においては基 30 板としてGaAsが用いられ、III族ガス源としてトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)およびトリメチルインジウム(TMI)が用いられ、V族ガス源としてアルシン(AsHョ)が用いられ、n型ドーパント源としてSeが、p型ドーパント源としてMgおよびZnが、キャリアガスとしてH2 が用いられる。そして本実施例における化合物半導体発光素子は以下の工程により製造される。

【0075】(1) MOCVD装置内にn型(10 0) GaAs基板11を導入し、基板温度を約800℃ 40 まで上げGaAsバッファ層12を成長させる。GaA sバッファ層の層厚は0.5 μmである。

【0076】(2) 同温度にてn型Alo.8 Gao.2 As下部クラッド層13を層厚約1.4μmに成長させる。

【0077】(3) ノンドープ型GaAs層14を約100人成長させる。

(4) 基板温度を約630℃に下げてノンドープIn 0.15Ga0.86ASひずみ量子井戸活性層15を約110 Aの層厚で成長させる。 【0078】(5) ノンドーブ型GaAs蒸発防止層 16を約100人の層厚で成長させる。なお蒸発防止層 の成長における基板の温度は図13から図15に示されるいずれの成長温度プロファイルによっても行なうことが可能である。すなわち図13においては蒸発防止層は ひずみ量子井戸活性層の成長温度である630℃よりも

10

低い約550℃にて形成される。また図14においては 蒸発防止層はひずみ量子井戸活性層の成長温度である約630℃以上かつ上部クラッド層の成長温度である約8 00℃以下の温度である約700℃で成長させることが できる。また図15においては蒸発防止層はひずみ量子 井戸活性層の成長温度とほぼ同じ温度である約630℃

で成長させることが可能である。 【0079】(6) p型(Mgドープ) A1_{0.8} Ga _{0.2} As上部クラッド層17を約1.4μmの層厚で成 長させる。

【0.080】 (7) p型 (Znドーブ) GaAsキャップ層1.9を約 1μ mの層厚で成長させる。

【0081】以上の工程を経たウェハに対し、従来の技 の 術であるフォトリソグラフィーとウエットエッチングの 技術が用いられ、図11に示される幅3μmのリッジ導 波構造が形成される。リッジ導波構造が形成されたウェ ハにはp型およびn型電極が形成され素子化が行なわれ る。

【0082】(第5の実施例)第5の実施例において形成される化合物半導体発光素子の積層状態は図1および図8に示される第1の実施例における化合物半導体発光素子の積層構造と同一であるのでここでの説明を繰返さない。第5の実施例においてその特徴とするところは蒸発防止層を形成する物質としてAlona Gaona Nを用いる点である。これにより蒸発防止層と上部クラッド層との間の物質の化学組成の明瞭な差を付けることができ、これにより素子製造後の蒸発防止層の検証が容易となる。

【0083】本実施例における化合物半導体発光素子の 製造にはMOCVD法が用いられ、基板としてサファイ ア (0001) c面が用いられる。またIII族ガス源 としてトリメチルガリウム (TMG)、トリメチルアル ミニウム (TMA) およびトリメチルインジウム (TM I) が用いられ、V族ガス源としてアンモニア (N H₃) が用いられる。また n型ドーパント源としてモノ シラン (SIH₄) が、p型ドーパント源としてビスシ クロベンタジエニルマグネシウム (Cp₂ Mg) が、キャリアガスとしてH₂ が用いられる。

【0084】そして本実施例における化合物半導体発光 素子は以下の工程を経て形成される。

【0085】(1) MOCVD装置内にサファイア基板を導入し、基板温度をH2中で基板温度約1050℃で加熱し基板の表面処理を行なう。

50 【0086】(2) 基板温度を約500℃まで下げG

a NまたはA 1 Nパッファ層を成長させる。このときパ ッファ層の層厚はGaNであれば250Å、AlNであ れば500Åである。

【0087】(3) 基板温度を約1020℃まで上げ てn型GaN層を層厚約4μm程度成長させる。

[0088] (4) 同じ基板温度でn型Alon Ga ο.9 N下部クラッド層を層厚約1μmで成長させる。

【0089】(5) 基板温度を約800℃に下げてノ ンドープまたはSIドープIn o.z Gao.a N活性層 (または発光層ともいう。) を層厚約200Åで成長さ 10 せる。

【0090】(6) 蒋曆p型A10.4 Gao.6 N蒸発 防止層を成長させる。なおこのときの基板温度は約60 0℃から約900℃の間で任意に選択可能である。たと えば約600℃、約800℃、約900℃等を選択する ことができる。

【0091】(7) 基板温度を約1020℃まで上 げ、p型Alo.: Gao.s N上部クラッド層を層厚約1 μmの厚さに成長させる。

【0092】 (8)_, p型GaNキャップ層を層厚約1 μmの厚さに成長させる。薄層p型Alo.a Gao.a N 蒸発防止層は、基板温度を約1020℃まで上げる間に 良質膜となる。

【0093】層構造の形成されたウェハには約700℃ でN2中にて熱アニーリングが行なわれる。熱アニーリ ングにより薄層 p型A lo.4 Gao.6 N蒸発防止層、p 型A lo.1 Gao.9 N上部クラッド層およびp型GaN キャップ層は高濃度p型層に変化する。

【0094】次にn型の電極を形成するために、n型G aN層が露出するまでエッチングが行なわれ、エッチン グされたウェハ上にp型およびn型電極がそれぞれ形成 される。

【0095】なお実施例の説明中結晶の成長にMOCV D法を用いることとしたが、成長方法としてMBE法 (分子線エピタキシャル成長法) などを用いることがで きる。また特許請求の範囲内において使用材料、成長条 件などの変更を加えることができる。

【0096】さらに第1から第3および第5の実施例に おいて基板としてサファイア(0001) c面を用いる こととしたが、基板としてSiC、MgO、ZnOまた 40 はMgAl2O4 などを用いることができる。

【0097】さらにパッファ層として用いられる物質は 化学式Alr Gai-r N(0<X<1) などの物質を用 いることができる。

【0098】さらに活性層は化学式Alr Gar Inz $N(X+Y+Z=1 \rightarrow 00 \le X \cdot Y \le 1, 0 < Z \le 1)$ により構成される物質であれば何を用いてもよい。

【0099】さらに下部クラッド層としてn型Alz G a_{1-2} N $(0 \le 2 \le 1)$ により構成される物質を用いる ことが可能であり、上部クラッド層としてp型A 1_{1} G 50 おける温度プロファイルを示す第1の図である。

a1-z N (0≤2≤1) により構成される物質を用いる ことができる。

12

【0100】さらに第4の実施例におけるノンドープ型 GaAs層14を構成する物質としてノンドープAlュ Gn_{1-x} As (0≤X≤1) により構成される物質を使 用することができ、ノンドープ [no. 15 G ao. 85 A s ひ ずみ最子井戸活性層を構成する物質として、ノンドープ In, Gai-, As (0 < y≤1) を用いることが可能 である。さらに第4の実施例において蒸発防止層として p型Alr Ga1-r As (0≤X≤1) により構成され る物質を使用することができる。

[0101]

【発明の効果】請求項1から5のいずれかに記載の化合 物半導体発光素子によると、蒸発防止層を備えるため、 Inの遊離を極力抑えることができ、制御性に優れた結 晶成長を可能とし、良質のInを含む活性層(発光層) および活性層の界面を含む化合物半導体発光素子を提供 することが可能となる。

【0102】請求項6から8のいずれかに記載の化合物 20 半導体発光素子の製造方法によれば、活性層中に含まれ るInの遊離を極力抑えることができるので、制御性に 優れた結晶成長を可能とし、良質のInを含む活性層お よび活性層の界面を提供することが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例における半導体レーザダイオ ードの模式断面図である。

【図2】本発明の第1の実施例における化合物半導体発 光素子の成長温度プロファイルを示す図である。

【図3】化合物半導体発光素子の製造工程を示す第1の 図である。

【図4】化合物半導体発光素子の製造工程を示す第2の 図である。

【図5】化合物半導体発光素子の製造工程を示す第3の 図である。

【図6】化合物半導体発光素子の製造工程を示す第4の 図である。

【図7】化合物半導体発光素子の製造工程を示す第5の 図である。

【図8】本発明の一実施例における発光ダイオードの模 式断面図である。

【図9】本発明の第2の実施例における化合物半導体発 光素子の成長温度プロファイルを示す図である。

【図10】本発明の第3の実施例における化合物半導体 発光素子の成長温度プロファイルを示す図である。

【図11】本発明の第4の実施例における半導体レーザ ダイオードの模式断面図である。

【図12】図11における活性層近傍のエネルギレベル を示す図である。

【図13】図11のレーザダイオードを製造する過程に

【図14】図11のレーザダイオードを製造する過程に おける温度プロファイルを示す第2の図である。

【図15】図11のレーザダイオードを製造する過程に おける温度プロファイルを示す第3の図である。

【図16】従来の化合物半導体発光素子の製造工程における温度プロファイルを示す図である。

【図17】従来の化合物半導体発光素子の模式断面図である。

【符号の説明】


- 1 サファイア (0001) 基板
- 2 GaNまたはAlNパッファ層
- 3 n型GaN層
- 4 n型Alı Gaı-ı N (0≦Z≦1) 下部クラッド
- 5 non-dopedまたはSiドープIng Ga
- 1-7 N (0 < Y ≤ 1) 活性層 (または発光層)
- 6 薄層p型Alr Ga1-r N (0≤X≤1) 蒸発防止
- 層
- 7 p型Al1 Gaュ-1 N(0≤2≤1)上部クラッド


圈

- 8 p型GaNキャップ層
- 9 p型電極
- 10 n型電極
- 11 n型GaAs基板
- 12 n型GaAsパッファ層
- 13 n型Al: Ga:-: As (0≤Z≤1) 下部クラッド層

14


- 14 ノンドープAlı Gai-ı As (0≤X≤1) 層
- 10 15 ノンドープIn₁ Ga₁₋₁ As (0 < Y ≤ 1) ひずみ最子井戸括性層
 - 16 p型Alr Gai-r As (0≤X≤1) 蒸発防止 層
 - 17 p型Al: Gai-: As (0≦Z≦1) 上部クラッド層
 - 18 絶縁層
 - 19 p型GaAsキャップ層
 - 20 活性層







9 7 6 5 4


【図8】





[図9]













【図15】



【図17】



【図16】

